DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

6252588

Basic Patent (No, Kind, Date): EP 239958 A2 19871007 <No. of Patents: 008>

THIN FILM SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING

THE SAME (English)

Patent Assignee: HITACHI LTD (JP)

Author(Inventor): KONISHI NOBUTAKE; HOSOKAWA YOSHIKAZU; MIMURA AKIO; SUZUKI TAKAYA; OHWADA JUN-ICHI; KAWAKAMI HIDEAKI; MIYATA KENJI

Designated States: (National) CH; DE; ES; FR; GB; IT; LI; NL; SE

IPC: *H01L-027/13; G02F-001/133 Derwent WPI Acc No: *C 87-279325; Language of Document: English

Patent Family:

Patent No	Kind Date	Applic No	Kind D	ate		
DE 3786031	C0 199307			A	19870327	
DE 3786031	T2 199401			Α	19870327	
EP 239958	A2 198710			A	19870327	(BASIC)
EP 239958	A3 198911			A	19870327	(DASIC)
EP 239958	B1 1993060	D2 EP 8710	04622	A	19870327	
JP 62229873	A2 1987100	08 JP 8669	818	A	19860329	
JP 93077303	B4 1993102	6 JP 86698	318	Α	19860329	
US 4942441	A 199007	17 US 306	23	Α	19870327	•

Priority Data (No,Kind,Date):

JP 8669818 A 19860329

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

02312973

Image available

MANUFACTURE OF THIN FILM SEMICONDUCTOR DEVICE

PUB. NO.:

62-229873 [JP 62229873 A]

PUBLISHED:

October 08, 1987 (19871008)

INVENTOR(s): KONISHI NOBUTAKE

HOSOKAWA YOSHIKAZU

MIMURA AKIO SUZUKI TAKAYA OWADA JUNICHI KAWAKAMI HIDEAKI

MIYATA KENJI

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

61-069818 [JP 8669818]

FILED:

March 29, 1986 (19860329)

INTL CLASS:

[4] H01L-027/12; H01L-027/08; H01L-029/78

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 594, Vol. 12, No. 99, Pg. 45, March

31, 1988 (19880331)

ABSTRACT

PURPOSE: To decrease the number of photolithography processes and to imple ment costdown, by simultaneously forming drains and sources for an N-MOS. TFT and a P-MOS.TFT for forming a C-MOS.

CONSTITUTION: On a glass substrate 1, polysilicon island regions 2 and 20 comprising I layer or an N(sup -) layer are formed. A drain electrode 12 and a source electrode 13 are formed on the side of an N-MOS element comprising polysilicon. An SiO(sub 2) film and a polysilicon film are provided, and etching is performed. Gate insulating films 14 and 140 and gate electrodes 15 and 150 for N-MOS and P-MOS are formed. A platinum film 16 is heat-treated. Silicide layers 17,18 and 19 on the side of the N-MOS are in ohmic contact with electrodes 12,13 and 15. A silicide layer 170 in the drain region of the P-MOS and a silicide layer 180 in the source region thereof form a Schottky junction with the polysilicon region 20. A silicide layer 190 is in ohmic contact with the electrode 150. Then, a PSG film 9 and a wiring pattern 10 are formed.

⑲ 日本 国特許庁(JP)

⑩特許出願公開

四公開特許公報(A)

昭62-229873

@Int.Cl.		識別記号	庁内整理番号		❸公開	昭和62年(1987)10月8日	
	27/12 27/08 29/78	102	7514-5F 7735-5F 8422-5F	審査請求 未請求		•	

母発明の名称 薄膜半導体装置の製造方法

②特 願 昭61-69818

塑出 頤 昭61(1986) 3月29日

母発 母発 母発 母発 母光		者者者者者者人人	小細三鈴大川宮株介西川村木和上田会社田田会社工田会社工工会社工工工会工工工工会工工工工工工工工工工工工工工工	日立市久慈町4026番地 日立市久慈町4026番地 日立市久慈町4026番地 日立市久慈町4026番地 日立市久慈町4026番地 日立市久慈町4026番地 日立市久慈町4026番地 日立市久慈町4026番地 日立市久慈町4026番地 日立市久慈町4026番地 日立市久慈町4026番地 日立市久慈町4026番地 田立市久藤町4026番地 田立市久藤町4026番地 田立市久藤町4026番地 田立市久藤町4026番地 田立市久藤町4026番地 田立市久市久藤町4026番地 田立市久藤町4026番地
----------------------------	--	----------	--	--

明 細 ヵ

1. 発明の名称

海膜半導体装置の製造方法

- 2. 特許請求の範囲
- 1. 同一基体上に形成されたC-MOS槫成の得 膜電界効果トランジスタからなる海膜半導体装 崖の製造方法において、上記基体上に互に対を なす複数の真性半導体領域、或いは低機度の領 域の少くとも一方として形成された領域をそれ ぞれ基板部分とし、これら対をなす基板部分の 3. 一方にだけの⁺届からたるソース領域とドレイン 領域とを形成させる工程と、これら一方の芸板 部分を含む全ての基板部分の装面に共通に金属 暦を形成する工程の少くとも 2 工程を設け、鉱 金腐層を上記一方の器板部分では上記ロ゚ー層から .. なるソース領域とドレイン領域に対するコンタ クト層として、そして上記一方の基板部分と対 をなす他方の基本部分ではショットキ扱合によ るソース領域とドレイン領域としてそれぞれ機 能するように構成したことを特敵とする寝膜半

導体装置の製造方法。

- 2 特許額水の範囲第1項において、上配金鳳層が金属シリサイド層から成り、かつ、この層の厚さを上記n⁺ソース領域及びロ⁺ドレイン領域の厚さより得く形成したことを特徴とする薄膜半導体袋置の製造方法。
- 3 特許請求の範囲第1項において、上記基板部 分が多時品シリコンで形成されていることを特 徴とする海膜半導体装置の製造方法。
- 3. 発明の詳細な説明
 - 〔産葉上の利用分野〕

本発明は、 C - M O S 構造をもつた溶膜電界効果トランジスタの製造方法に係り、特にアクティブマトリクス方式の液晶デイスプレイパネルに好適な溶膜半導体装置の製造方法に関する。

〔従来の技術〕

近年、小型のテレビジョン受像機、或いは懸掛け型のテレビジョン受像機などのディスプレイ袋 健として改品ディスプレイパネルが注目を集める ようになつてきているが、この放品ディスプレイ

特開昭62-229873 (2)

パネルとしては、p-MOS又はn-MOSの海鎮 電界効果トランジスタ(TFTという)を被晶敷 動用スインチング米子として組込んだ、いわゆる アクティブマトリクス(以下、AMXという)方 式のものが、主として使用される。

ところで、このような放品デイスプレイパネル(以下、LCDパネルという)の駆動には、シフトレジスタ、マトリクス回路、インバータ回路などの各種の周辺回路を必要とするが、これらの周辺回路をLCDパネルに内蔵することができれば、大幅なコストダウンが可能になる。

しかして、このような周辺回路の一部には、その構成にC-MOS構造のTFTを必要とし、このため、p-MOS・TFTとn-MOS・TFTを同時に作り込む必要があり、従つて、これをAMX方式のLCDバネルに内蔵させようとすると、その製造プロセスが多くなり、コストアップの大きな要因となつてしまう。つまり、AMX方式のLCDパネルに必要なスイッチング案子としては、上述のようにp-MOS或いはn-MOSの一方

とたる SiO, 膜及び ゲート 電極となるポリシリコ ンPSiをデポジションした後、同図(c)に示すよ うに、ホトレジスト膜をマスクとしたドライエッ テング技術によりゲート倒壊以外を除去し、ゲー ト絶鉄膜3,30及びゲート電磁4.40を形成する。 次いでn-MOSを形成するために、同図(d)に示 すように、p-MOS個となる方の蝕収20だけを ホトレジスト膜 100 で幾つた後、リンをイオン打 込みして同凶(e)のように、n+腸のドレイン5.ソ ース 6 を形成した後、 p - M O S 何のホトレジス ト 膜 100 を除去する。との後、同図(イ)に示すよう に、今度は n - M O S 倒と たる 飲収 2 全体をホト レジスト膜 101 で使つた狭、ポロンをイオン打込 みして何図図に示すように、p⁺層のドレイン1。 ソース8を形成する。との後、ホトレジスト膜 101 を飲去し、イオン打込みされた層 5 ~ 8 を括 性化するために 500~1000で で熱処理する。次化、 同幽(h)に示すように、PSG膜9をウェハ全面に デポジションした役、配服のためのスルホール90 を設け、ついで、阿凶(i)に示すように、配息用金

のTFTだけでよいのにもかかわらず、これに上記の周辺回路を内蔵させるためには、p-MOS とロ-MOSの両方のTFTの組込みが必要にな つて、ホトマスク数とプロセス数の増加が著しく なつてしまうのである。

ここで、上記した周辺回路に必要な C-MOS・TFTについて説明すると、これは、例えば第6 図に示すようなインバータ回路に使用されるもので、pとnのMOS・TFTのゲートを共通に接続して入力端子 Via とし、これらのドレインを共通にして出力端子 Vout としたものである。

次に、このようなインバータ回路を、ポリシリコン(多話品シリコンのこと)を用いて実現させたC-MOS・TFTの製造方法の従来例を第7図によつて説明する。

まず、親7図(a)に示すように、絶級基板1上にポリンリコンを所定の厚さに成長させ、これをホトレジスト展を用いたエンテングにより島状の一対のポリシリコン領域2,20を形成する。

次に、阿図印に示すように、将来ゲート絶縁膜

段として例えば AL - Si 膜 10 を スパッタリンクして配線パターンを形成する。

ことで、第7図の(j)は、同図(i)の工程を終つたところでの平面図である。 なお、これらの図において、符号が及び 40' は、それぞれゲート電橋 4、40の一部で、リン又はボロンがイオン打込みされた部分を扱わしている。

以上のほか、本発明に関連する従来例としては、 特開出 5 8 - 1 8 2 8 7 1 号公報に記載のものを挙 げることができる。

[発明が解決しようとする問題点]

上配従来例のようにして、C-MOS・T&T によるインパータ回路が構築できるが、これに必 受なホトマスク数はも枚である。

そこで、これをAMX方式のLCDバネルに内蔵させようとすると、LCDバネル自体としては、さらに透明電極の形成を要するから、ホトマスク数が1~2枚追加になる。

上記したように、AMX方式のLCDパネルと してだけなら、p型又はロ型の一方のTFTだけ でよいのであるから、これに従来例のようにして C-MOS・TPTからなる周辺回路を内蔵させ ると、ホトマスク数が2~3枚増え、これにより プロセス数も増加してしまう。

従つて、従来技術では、AMX方式のLCDパ オルに周辺回路を内蔵させることによるコストダ ウンが充分に得られないという問題点があつた。

本発明の目的は、上記従来例の問題点に充分に 対処でき、 A M X 方式の L C D パネルに適用する ことにより、それに対する周辺回路内蔵に伴うコ ストダクンが充分に得られるようにした薄膜半導 体袋黴の製造方法を提供することにある。

[問題点を解決するための手段]

本発明によれば、上記問題点は、C-MOSを形成すべきn-MOS・TFTでカーMOS・TFTのうち、前者のソース・ドレインの両領域に対してコンタクト膜となるように設けた金銭層が、同時に後者に対してはショットや優合によるソースとドレインの両領域の形成にあずかるようにすることにより解決される。

となるn+層11を全面にデポジションする。このn+ 層Ⅱはアモルフアスでもポリシリコン膧でも良い。 次いで、同図(c)化示すように、ホトレジスト膜を 用いてローMOS米子餌のドレイン電極12及びソ - ス電値13となる部分だけをॶし、その他の部分 のn⁺眉11を全面除去する。次に、同図(d)に示すよ うに、 将来ゲート絶縁膜となる SiO. 腹 14, 140 を低圧CVD法、ブラメマCVD法あるいは低温 無酸化法などの方法で約 1000~ 1500 Åの 厚さに 形成した後、ゲート電極となるアモルファスシリ コン若しくはポリシリコン膜を高旋度で膜厚約 500Å Kデポジションし、ホトレジスト膜をマス クとして、ドライエッチング技術により、α-MOS及びp-MUSのゲート領域となる部分だ けを畏し、それ以外の配分を除去してa-MOS 及びp-MOSのゲート絶縁度14. 140及びゲー ト 賃債15. 150 を形成する。次に、同図(e)に示す ように、日金族16を500Å程度スパッタリング法 でデポジションした後、厳突あるいは水梁中で 450~ 550℃ の熱処理を施して同図(f)に示すよう

[作用]

n-MOS・TFT領域におけるコンタクト層の形成と、p-MOS・TFT領域でのソースと ドレインの両領域の形成とが同一プロセスとなり、 ホトマスク数とプロセス数の増加が抑えられる。 〔実施例〕

以下、本発明による複膜半導体装置の製造方法について、図示の実施例により詳細に説明する。

第1.図は本発明の一実施例を示す説明図で、第 7図の従来例と同一もしくは问等の部分には同じ 符号を付してある。

この第1図の実施例は、一般的なC MUSインパータ回路を実現するためのC - MO S・TFT としてポリシリコンを使つた場合のTドTの疑断面をプロセスの脳に示したもので、ます、 敷初に 第1回回 K 示すように、 ガラスの 基板 1 に i 層又は「層のポリシリコンを 成長させた後、ホトレシスト膜を用いてこれを 島状にエッチングし、 対に なつた領域 2 . 20を形成する。 次に、 同図(b)に示すように、 将来 n - MO S のソース及びドレイン

に、シリサイド周17、18、19、170、180、190 を形成する。この場合、ゲート絶縁蹑14。 140 の 関面以外はアモルファスシリコンあるいはポリシ リコンで使われているので、これらの部分はすべ てシリサイド層になる。このとき、n-MOS側 でのシリサイド層 17、18は、高級座のa⁺層からた るドレイン単極12、ソース電極13に接しているの で、これらに対してオーミック接触とたり、同様 にゲート単極15に対してもアモルフアス又はポリ シリコン版が高温度でデポジションされているか らオーミック接触となる。一方、 p - M O S 倒で のドレイン領域のシリサイド暦 170 及びソース領 坡のシリサイド暦 180 はポリシリコン領域20 が i 順または吓損であるから、それに対してはジョッ ト中級合を形成し、ゲート電極 150 に対して仕15 と同様オーミック接触となる。次に、同図図に示 すように、PSG族9をウェハ金面にデポジショ ンした後、丘殻のためのスルホール90を形成する。 なお、 P S U 膜とはリン硅酸ガラス膜のことであ る。このあと、同図山に示すように、配無用金銭

特開昭62-229873 (4)

として例えば AL-Si をスパッタリングして配線パターン10を形成する。ここで、 同図(i) 仕上配した図(i) の平面図であり、 第2図は第1図(f) の n - MOS 倒の斜視図、 第3図は同じく 第1図(f)の p - MOS 倒の斜視図である。

•

以上の工程でC-MOS・TFTで構成したインパータ回路が構築されるが、これに必要なホトマスク数は5枚である。

従つて、との実施例によれば、従来例と比較してマスク数を1枚減らすことができる。

しかして、とのインパータ回路をAMX方式の LCDパネルに内蔵するときは、AMXとしては さらに透明電極が必要であるから、ホトマスク数 は1~2枚追加される場合があるが、との実施例 によれば、ローMOS側をショット中接合として いるので、AMX用のTFTとしてローMOS・ TFTを採用するようにしてやれば、CーMOS・ ・TFTによるインパータ回路を内蔵させたこと によるホトマスク数やブロセス数の増加はなく、 同じ数にすることができる。

・まず、第5図目に示すように、ガラスの基板1 K Cr 等の金属を全面に蒸灌あるいはスパッタリン ク法で形成した後、ホトエッチングにより一対の ゲート電極パターン19、 190 を形成する。次に、 同図(b)に示すように、まず、全面にゲート絶級膜 となる SiO. あるいは SiNx 20を形成し、ついで、 その上にi 暦又はn 層のポリシリコン層 PS、さ らにn⁺層のアモルフアス又はポリシリコン層 PSn⁺ を順次形成した後、同図(0)に示すように、ホトレ ジスト膜を用いて島状にエッチングし、それぞれ の層 21. 210. 22. 220 を形成する。次に、同図 (d)に示すように、n-MOS煮子側のドレイン23 及びソース24部分だけを興し、それ以外の部分の o[†] 暦 をホトレジスト膜を用いて全面除去する。 次いで、同図(e)に示すように、 SiO. 等の絶縁 媒 を全面につけた後、ドレイン。ソース領域上の SiO,を選択的に除去して層石。 250 を形成する。 次に、同図(1)に示すように、その上に白金箔を 500Å 程度つけ、ついで同図図に示すように、魚 処理してシリサイド層 27、28、29、30を形成する。

第4回は以上の実施例により形成した C-MOS・TドTの、α-MOSとp-MOSのそれぞれのTドT単体の特性を、ソース・ドレイン関の電圧 Vos な5 V としたときのドレイン電流 Ioとゲート電圧 Voの関係を実効した結果である。

この餌4図から明らかなように、上配実施例に よれば、 Vo = ± 20 V と Vo = 0 のときの Io の此、 いわゆるオンオフ電流比はローMOSTFTでも p-MOSTFTでもいずれも 5 桁以上あり、 液 品を搭載したディスプレイ用 A M X のTFTとし て十分消足する結果が得られた。

次に、第5回により本発明の他の一実施例について説明する。

上記した第1図の実施例は、いわゆるコブラナー(coplanar)形TFTと呼ばれるものに通用したものであるのに対して、この第5図の実施例は、ゲート電低と、ドレイン、ソース電極が互に案子の反対の主接面にある、いわゆる逆スタガ(in-verted-stagger)形TFTと呼ばれるものに適用した実施例である。

次に、阿図(h) に示すように、PS G膜 31をウェハ 全面にデポジションした後、配線のためのスルホ ール 310 を形成し、その後、阿図(i) に示すように、 配線用金属 32として AL - Si 等をスパッタリング してパターンを形成する。

在つて、この実施例においても、α-MOS・TFTのドレイン。ソース電極27。28は第1実施例と同様α⁺層23。24に対してオーミック接触、p-MOS・TFTのドレイン、ソース電極29。30も第1実施例と同様:層又はα層 210 に対してはショットキ接合を形成する。

との実施例によれば、ドレイン、ソース近傍の 構造は第1回の実施例と同様であるが、逆スタガ 構造のメリットであるゲート絶縁膜20。1層のポ リシリコン21及びn⁺層22を速焼して形成すること が可能であるため、TPTのオン特性の性能を左 右するゲート絶縁膜20とポリンリコン21、210の 結晶界面、及びオフ特性の性能を左右するポリシ リコン21とn⁺アモルフアスあるいはa⁺ポリシリコ ン23、24との接合形成を良好なものにできるとい

特開昭62-229873 (5)

うメリントがある。

なお、以上の実施例では、いずれもシリサイド 暦を配銀に用いているため、耐薬品性に使れ、後 工程での製造歩留りの向上が期待でき、AMX方 式のLCDパネルの高信頼化も期待できる。

同様に、以上の実施例では、白金によるシリサ イド眉を用いているが、本発明はこれに限らず実 雄可能で、とにかく叶層に対してはオーミック接 触、i層又はa[™]層に対してはショット中接合を作 るものならどのようなシリサイドでもよく、皮い は金銭を用いてもよいのはいうまでもたい。

[発明の効果]

٠ ور - ١

以上説明したように、本発明によれば、α-M OS・TFTのドレイン、ソースに対する配線と、 p-MUS・TFTに対するドレイン、ソースの 形成を同時に行なうととができるから、従来技術 の問題点に充分に対処でき、AMX方式のLCV パネルに選用して高性能化とローコスト化に充分 に寄与することができる。すなわち、一般に、A MX方式のLCDパネルの製造に必要なホトリソ

工程数は4~6回と営われており、通常のICな どの製造工程と比較した場合、それらの1/3~ 1/4程度とあまり多くない。

従つて、ホトリン工程数の減小は九とえ1工程 の旅小でもコストダクンに大きく寄与し、とのた め、本発明によるコストダウン効果も充分なるの を期待することができる。


4. 図面の簡単な説明


第1回は本発明による薄膜半導体装置の製造方 法の一製施例を示すプロセス説明図、 第2回及び 第3凶はそれぞれ第1囚のプロセスの一部におけ る半導体無子の状態を示す一部断面による斜視的。 第4図は本発明の一実施例による半導体表置の特 性図。第5図は本発明の他の一実施例の説明図。 頻 6 図は C - M O S ・ T F T によるインパー # 回 路の一例を示す回路図、第7図は従来例のブロセ ス説明図である。

1 …… 絶験基板。 2、20 …… ポリシリコン領域。 9 …… PSG膜、10 …… 配線パターン、11 …… n+ 脂。12 ····· ドレイン電極。13 ····· ソース電極。14。


第 / 図

140 …… ゲート絶録誤。15。 150 …… ゲート電極。 17~19、170~190 …… シリサイド層。







特開昭62-229873 (6)




第2図




第3図




第 4 図




特開昭62-229873 (ア)



第 6 図



特開昭62-229873(8)



· :-